cba_2022_pll_cpp_files
Códigos utilizados para implementação digital dos PLLs utilizando síntese de alto nível
Science Score: 54.0%
This score indicates how likely this project is to be science-related based on various indicators:
-
✓CITATION.cff file
Found CITATION.cff file -
✓codemeta.json file
Found codemeta.json file -
✓.zenodo.json file
Found .zenodo.json file -
○DOI references
-
✓Academic publication links
Links to: researchgate.net, scholar.google -
○Academic email domains
-
○Institutional organization owner
-
○JOSS paper metadata
-
○Scientific vocabulary similarity
Low similarity (4.6%) to scientific vocabulary
Repository
Códigos utilizados para implementação digital dos PLLs utilizando síntese de alto nível
Basic Info
- Host: GitHub
- Owner: cleitoncmf
- License: mit
- Language: C++
- Default Branch: main
- Size: 14.6 KB
Statistics
- Stars: 0
- Watchers: 1
- Forks: 1
- Open Issues: 0
- Releases: 0
Metadata Files
README.md
CBA-2022 - Código fonte em c++ para implementação de PLLs monofásicos em FPGA
Este repositório contem os códigos fonte utilizados para implementação dos PLLs utilizando o módulo de síntese de alto nível (HLS Synthesis ou Vitis HLS 2020.2) do software VIVADO 2020.2. A pasta src cotem os seguintes diretórios:
APF-SRF-PLL:cotem os códigos para implementação do APF PLL.SOGI-SRF-PLL:cotem os códigos para implementação do SOGI PLL.SIN-GEN:cotem os códigos para implementação do gerador de sinais utilizado nos testes.
Utilização
Para implementação dos IPs, deve-se utilizar o software Vitis 2020.2 que vem no pacote Vivado Design Suite - HLx Editions 2020.2. Para criar o projeto no Vitis, o usuário deverá:
- Abrir o Vitis e clicar em criar novo projeto
- Adicionar os arquivos .cpp e .h do IP desejado na aba
Add/remove design files. - Ainda na aba
Add/remove design files, selecionar a função top,APFSRFPLLx64,SOGISRFPLLx64ousingenx64_B, dependendo do IP desejado. - Selecionar o FPGA desejado na aba
Solution configuration - Clicar em finalizar.
É importante lembrar que, embora os IPs possam ser sintetizados para diferentes modelos de FPGAs da Xilinx, o projeto foi testado apenas para a placa de desenvolvimento Xilinx Artix-7 FPGA AC701 Evaluation Kit.
Após a criação do projeto, o IP pode ser sintetizado a partir de um click na opção Run da barra de ferramentas.
Autores
Owner
- Name: Cleiton M. Freitas
- Login: cleitoncmf
- Kind: user
- Location: Rio de Janeiro
- Company: Rio de Janeiro State University
- Website: http://www.eng.uerj.br/prof/cleitoncmf
- Repositories: 2
- Profile: https://github.com/cleitoncmf
Citation (CITATION.cff)
cff-version: 1.2.0
message: "If you use this software, please cite it as below."
authors:
- family-names: Freitas
given-names: Cleiton M.
orcid: https://orcid.org/0000-0002-6300-0521
- family-names: Tcheou
given-names: Michel P.
orcid: https://orcid.org/0000-0003-2068-2865
- family-names: Monteiro
given-names: Luís F. C.
orcid: https://orcid.org/0000-0002-8537-0785
- family-names: Catão
given-names: Fabiano da Silva
- family-names: Lessa
given-names: Dayane M.
title: "CBA-2022 - Código fonte em c++ para implementação de PLLs monofásicos em FPGA"
abstract: Este repositório contem códigos c++ para implementação de PLLs monofásicos em FPGAs da Xilinx.
version: 1.0.0
year: 2022
doi:
date-released: "2022-29-08"
repository-code: https://github.com/cleitoncmf/CBA_2022_PLL_CPP_FILES
contact:
- affiliation: Rio de Janeiro State University
email: cleiton.freitas@uerj.br
family-names: Freitas
given-names: Cleiton
type: software
year: 2022